CY8C3246PVI-122 | サイプレス セミコンダクタ
CY8C3246PVI-122
Development Kit | CY8CKIT-001 |
車載用認定済み | N |
Boost Converter (Volts) | 0.5 |
CPU Core | 8051 |
CapSense | あり |
専用 DAC(個数、サンプル レートに対する最大分解能) | DelSig (1, 12-bit @ 192 ksps) |
専用 DAC (サンプル レートでの最大分解能) | (1、8 msps で 8 ビット) |
EEPROM (KB) | 2 |
フラッシュ(KB) | 64 |
JTAG and Si ID | 0x1E07A069 |
LCD ダイレクト ドライブの有無 | あり |
最大動作周波数(MHz) | 50 |
最大動作温度(°C) | 85 |
最大動作電圧(V) | 5.50 |
最小動作温度(°C) | -40 |
最小動作電圧(V) | 1.71 |
No. of CAN Controllers | 0 |
No. of DMA Channels | 24 |
No. of Dedicated Comparators | 2 |
No. of Dedicated Digital Filter Blocks | 0 |
No. of Dedicated I2C | 1 |
No. of Dedicated OpAmps | 0 |
No. of Dedicated SPI | 0 |
No. of Dedicated Timer/Counter/PWM Blocks | 4 |
No. of Dedicated UART | 0 |
GPIO の数 | 25 |
プログラマブル アナログ ブロックの数 | 0 |
プログラマブル ユニバーサル デジタル ブロックの数 | 24 |
No. of USB IO | 0 |
SRAM(KB) | 8 |
Tape & Reel | N |
USB (Type) | なし |
Pricing & Inventory Availability
1-9 unit Price* | 10-24 unit Price* | 25-99 unit Price* | 100-249 unit Price* | 250-999 unit Price* | 1000+ unit Price* |
---|---|---|---|---|---|
$4.23 | $4.06 | $3.88 | $3.70 | $3.52 | $3.23 |
Packaging/Ordering
パッケージ
No. of Pins
48
Package Dimensions
625 L x 2.3 H x 295 W (Mils)
Package Weight
650.23 (mgs)
Package Cross Section Drawing
Package Carrier
TUBE
Package Carrier Drawing / Orientation
Standard Pack Quantity
600
Minimum Order Quantity (MOQ)
60
Order Increment
60
Estimated Lead Time (days)
140
HTS Code
8542.31.0001
ECCN Suball
3A991.A.3
Quality and RoHS
Moisture Sensitivity Level (MSL)
3
Peak Reflow Temp. (°C)
260 (Cypress Reflow Profile)
RoHS 準拠
鉛フリー
あり
Lead/Ball Finish
Ni/Pd/Au
Marking
IPC 1752 材質宣言
技術文書
アプリケーション ノート (21)
2020 年 7 月 01 日
AN2099 - PSoC® 1, PSoC 3, PSoC 4, and PSoC 5LP - Single-Pole Infinite Impulse Response (IIR) Filters
2020年5月28日
2018 年 10 月 11 日
2018 年 10 月 09 日
製品変更通知(PCN)(3)
2020 年 11 月 11 日
Transfer of Assembly Operations to Greatek Electronics Inc. for Select 48-Lead SSOP Package
Advanced Product Change Notice (APCN) (1)
Product Information Notice (PIN) (8)
2020年4月14日
Addendum to PIN195102 - Manufacturing Label and Packing Configuration Standardization
2017 年 11 月 06 日
Addendum to PIN 135258 - Qualification of JCET as an additional Test and Finish Location for Cypress Products
2017 年 11 月 06 日
Improvement of Cypress Minnesota Back-End-of-Line Integration for 130nm SONOS Product Families