CY8C3245PVI-134 | サイプレス セミコンダクタ

You are here

CY8C3245PVI-134
ステータス:製造中

データシート

(pdf, 4.13 MB) RoHS PB Free
(pdf, 3.09 MB) RoHS PB Free

CY8C3245PVI-134

Development KitCY8CKIT-001
車載用認定済みN
Boost Converter (Volts)0.5
CPU Core8051
CapSenseあり
専用 DAC(個数、サンプル レートに対する最大分解能)DelSig (1, 12-bit @ 192 ksps)
専用 DAC (サンプル レートでの最大分解能)(1、8 msps で 8 ビット)
EEPROM (KB)1
フラッシュ(KB)32
JTAG and Si ID0x1E086069
LCD ダイレクト ドライブの有無あり
最大動作周波数(MHz)50
最大動作温度(°C)85
最大動作電圧(V)5.50
最小動作温度(°C)-40
最小動作電圧(V)1.71
No. of CAN Controllers0
No. of DMA Channels24
No. of Dedicated Comparators2
No. of Dedicated Digital Filter Blocks0
No. of Dedicated I2C1
No. of Dedicated OpAmps0
No. of Dedicated SPI0
No. of Dedicated Timer/Counter/PWM Blocks4
No. of Dedicated UART0
GPIO の数25
プログラマブル アナログ ブロックの数0
プログラマブル ユニバーサル デジタル ブロックの数20
No. of USB IO0
SRAM(KB)4
Tape & ReelN
USB (Type)なし

Pricing & Inventory Availability

1-9 unit Price* 10-24 unit Price* 25-99 unit Price* 100-249 unit Price* 250-999 unit Price* 1000+ unit Price*
$3.80 $3.64 $3.48 $3.33 $3.17 $2.90
Availability Quantity Ships In サイプレスより購入 Buy from Distributors
Out of Stock 0 Please click here to check lead times

Packaging/Ordering

パッケージ
SOP
No. of Pins
48
Package Dimensions
625 L x 2.3 H x 295 W (Mils)
Package Weight
650.23 (mgs)
Package Cross Section Drawing
Package Carrier
TUBE
Package Carrier Drawing / Orientation
Standard Pack Quantity
600
Minimum Order Quantity (MOQ)
150
Order Increment
150
Estimated Lead Time (days)
154
HTS Code
8542.31.0001
ECCN Suball
3A991.A.3

Quality and RoHS

Moisture Sensitivity Level (MSL)
3
Peak Reflow Temp. (°C)
鉛フリー
あり
Lead/Ball Finish
Ni/Pd/Au

パッケージ材質宣言

Last Update: 2016 年 11 月 24 日

技術文書

アプリケーション ノート (21)

製品変更通知(PCN)(3)

2020 年 11 月 11 日
Transfer of Assembly Operations to Greatek Electronics Inc. for Select 48-Lead SSOP Package
2017 年 10 月 31 日
Q2, 2012 - Q4, 2013 Horizon Report
2017 年 10 月 30 日
Q1, 2012 - Q2, 2013 Horizon Report

Advanced Product Change Notice (APCN) (1)

2020 年 8 月 23 日
Q32020 Horizon Report Update

Product Information Notice (PIN) (8)

2020 年 6 月 10 日
Manufacturing Label and Packing Configuration Standardization
2020年4月14日
Addendum to PIN195102 - Manufacturing Label and Packing Configuration Standardization
2017 年 11 月 07 日
PSoC Programmer Upgrade for PSoC 3 Family of Products
2017 年 11 月 06 日
Qualification of Manufacturing and Design Changes for PSoC 3 Products
2017 年 11 月 06 日
Changes to Cypress Address Labels
2017 年 11 月 06 日
Addendum to PIN 135258 - Qualification of JCET as an additional Test and Finish Location for Cypress Products
2017 年 11 月 06 日
Improvement of Cypress Minnesota Back-End-of-Line Integration for 130nm SONOS Product Families
2017 年 10 月 26 日
Datasheet changes-PSoC 3 Products

バウンダリスキャン BSDL (2)

2012 年 12 月 10 日