CY7C53120E4-40SXIT | サイプレス セミコンダクタ

You are here

CY7C53120E4-40SXIT
ステータス:製造中

データシート

(pdf, 539.48 KB) RoHS PB Free

CY7C53120E4-40SXIT

車載用認定済みN
フラッシュ(KB)4
Max. Input Clock (MHz)40
最大動作温度(°C)85
最大動作電圧(V)5.00
最小動作温度(°C)-40
最小動作電圧(V)5.00
ROM (KB)12
Tape & Reelあり

Pricing & Inventory Availability

1-9 unit Price* 10-24 unit Price* 25-99 unit Price* 100-249 unit Price* 250-999 unit Price* 1000+ unit Price*
$18.00 $17.24 $16.49 $15.73 $14.98 $13.72
Availability Quantity Ships In サイプレスより購入 Buy from Distributors
Out of Stock 0 Please click here to check lead times

Packaging/Ordering

パッケージ
SOP
No. of Pins
32
Package Dimensions
810 L x 0 H x 450 W (Mils)
Package Weight
1 340.00 (mgs)
Package Cross Section Drawing
Package Carrier
REEL
Package Carrier Drawing / Orientation
Standard Pack Quantity
1000
Minimum Order Quantity (MOQ)
1000
Order Increment
1000
Estimated Lead Time (days)
182
HTS Code
8542.31.0001
ECCN
なし
ECCN Suball
EAR99

Quality and RoHS

Moisture Sensitivity Level (MSL)
3
Peak Reflow Temp. (°C)
鉛フリー
あり
Lead/Ball Finish
Pure Sn

技術文書

アプリケーション ノート (1)

製品変更通知(PCN)(13)

2020 年 7 月 14 日
Transfer of Assembly Operations to Greatek Electronics Inc. for Select 32-Lead SOIC Package.
2020年5月8日
Notice of plan to transfer package manufacturing from Cypress Philippines to Jiangsu Changjiang Electronics Technology Co., Ltd. (JCET).
2018年5月28日
Transfer of package manufacturing from Cypress Philippines to Jiangsu Changjiang Electronics Technology Co., Ltd. (JCET) for select products
2018年5月28日
Add Alternate Assembly Site for SOIC150mils Pb-Free
2018年5月28日
Qualification of Cypress Minnesota as Alternate Wafer Fabrication Facility for Neuron® Chip Network Processor Products
2018年5月28日
Qualification of KEG6000DA and KEG3000DA Green Mold Compound for 32 leads, Lead-free and standard, 450 mil body size, SOIC Packages Assembled at Cypress
2018年5月27日
Shipping Label Upgrade
2018年5月27日
Correction to Affected Devices in PCN#071577: Qualification of 0.9-mil Au wire diameter for CCD and MID devices assembled at CML
2018年5月27日
Qualification of 0.9-mil Au wire diameter for CCD and MID devices assembled at CML
2017 年 11 月 09 日
Planned Qualification of Spansion Manufacturing Sites for Cypress Products
2017 年 10 月 31 日
Q2, 2012 - Q4, 2013 Horizon Report
2017 年 10 月 30 日
Q1, 2012 - Q2, 2013 Horizon Report
2017 年 10 月 25 日
Qualification of Copper Palladium Wire Bonds for Select Lead Frame Products at JCET China

Advanced Product Change Notice (APCN) (4)

2020 年 8 月 23 日
Q32020 Horizon Report Update
2020年4月14日
Q419 Horizon Report Update
2018年5月27日
Advance Notification - Planned Changes to MoBL-USB TX3LP18
2018年5月27日
Advance Notification - Transfer of Specific Product Manufactured by Cypress Semiconductor Texas to Cypress Manufacturing Minnesota

Product Information Notice (PIN) (8)

2020 年 7 月 28 日
USB Products Failure Analysis Policy Change
2020 年 6 月 10 日
Manufacturing Label and Packing Configuration Standardization
2020年4月14日
Addendum to PIN195102 - Manufacturing Label and Packing Configuration Standardization
2020年4月14日
Qualification of New Cover Tape (CPAK) for Tape and Reel Shipment at Cypress Philippines
2017 年 11 月 07 日
Qualification of Test 25 (Austin, Texas) as an Additional Wafer-Level Test Location.
2017 年 11 月 06 日
Qualification of New Carrier Tape Supplier at Cypress Philippines
2017 年 11 月 06 日
Changes to Cypress Address Labels
2017 年 11 月 06 日
Addendum to PIN 135258 - Qualification of JCET as an additional Test and Finish Location for Cypress Products