CY14B108N-ZSP25XI | サイプレス セミコンダクタ

You are here

CY14B108N-ZSP25XI
ステータス:製造中

データシート

(pdf, 883.58 KB) RoHS PB Free
(pdf, 1015.85 KB) RoHS PB Free
(pdf, 799.15 KB) RoHS PB Free

CY14B108N-ZSP25XI

車載用認定済みN
容量(KB)8192
周波数(MHz)なし
インターフェースParallel
最大動作温度(°C)85
Max. Operating VCCQ (V)3.60
最大動作電圧(V)3.60
最小動作温度(°C)-40
最小動作電圧(V)2.70
組織(X x Y)512KB x 16
Part FamilyパラレルnvSRAM
速度(ナノ秒)25
Tape & ReelN
温度分類産業機器

Pricing & Inventory Availability

1-9 unit Price* 10-24 unit Price* 25-99 unit Price* 100-249 unit Price* 250-999 unit Price* 1000+ unit Price*
$62.55 $55.49 $52.13 $48.76 $46.07 $43.05
Availability Quantity Ships In サイプレスより購入 Buy from Distributors
Out of Stock 0 Please click here to check lead times

Packaging/Ordering

パッケージ
SOP
No. of Pins
54
Package Dimensions
878 L x 1.2 H x 400 W (Mils)
Package Weight
580.02 (mgs)
Package Cross Section Drawing
Package Carrier
TRAY
Package Carrier Drawing / Orientation
Standard Pack Quantity
1080
Minimum Order Quantity (MOQ)
108
Order Increment
108
Estimated Lead Time (days)
91
HTS Code
8542.32.0041
ECCN
(B.2.A.)
ECCN Suball
3A991.B.2.A

Quality and RoHS

Moisture Sensitivity Level (MSL)
3
Peak Reflow Temp. (°C)
鉛フリー
あり
Lead/Ball Finish
Pure Sn

技術文書

アプリケーション ノート (10)

製品変更通知(PCN)(6)

2020年5月10日
Addendum 2 Change in Qualification of Copper Wire Bonds for 56SSOP Products at OSE-Taiwan
2020年5月6日
Qualification of Cypress’ Fab 25 as an Additional Wafer Fab Site and Cypress’ Test 25 as an Additional Wafer Sort Site for the 4Mb Parallel nvSRAM Product Family
2020年4月14日
Qualification of Hwa Shu Shipping Tray for 54-Lead TSOP II Product Shipments at ASE Taiwan
2017 年 10 月 31 日
Q2, 2012 - Q4, 2013 Horizon Report
2017 年 10 月 30 日
Q1, 2012 - Q2, 2013 Horizon Report
2017 年 10 月 24 日
Qualification of Copper Wire Bonds for select Lead Frame (LF) Products

Product Information Notice (PIN) (4)

2020 年 6 月 10 日
Manufacturing Label and Packing Configuration Standardization
2020年4月14日
Addendum to PIN195102 - Manufacturing Label and Packing Configuration Standardization
2017 年 11 月 06 日
Changes to Cypress Address Labels
2017 年 11 月 06 日
Improvement of Cypress Minnesota Back-End-of-Line Integration for 130nm SONOS Product Families

Product Errata Notice (PEN) (1)

2017 年 11 月 10 日
Errata for Autostore Disable Feature on 8 Mb nvSRAMDevices

Verilog (2)

2010 年 7 月 27 日
2010 年 7 月 26 日

VHDL (1)

2010年4月19日

IBIS(2)

2009 年 12 月 01 日
2009 年 11 月 30 日