CY14B101LA-SZ25XI | サイプレス セミコンダクタ

You are here

CY14B101LA-SZ25XI
ステータス:製造中

データシート

(pdf, 879.52 KB) RoHS PB Free
(pdf, 656.85 KB) RoHS PB Free
(pdf, 1.1 MB) RoHS PB Free

CY14B101LA-SZ25XI

車載用認定済みN
容量(KB)1024
周波数(MHz)なし
インターフェースParallel
最大動作温度(°C)85
Max. Operating VCCQ (V)3.60
最大動作電圧(V)3.60
最小動作温度(°C)-40
最小動作電圧(V)2.70
組織(X x Y)128KB x 8
Part FamilyパラレルnvSRAM
速度(ナノ秒)25
Tape & ReelN
温度分類産業機器

Pricing & Inventory Availability

1-9 unit Price* 10-24 unit Price* 25-99 unit Price* 100-249 unit Price* 250-999 unit Price* 1000+ unit Price*
$31.56 $28.00 $26.30 $24.61 $23.25 $21.72
Availability Quantity Ships In サイプレスより購入 Buy from Distributors
In Stock 50 24-48 hours

Packaging/Ordering

パッケージ
SOP
No. of Pins
32
Package Dimensions
816 L x 95 H x 300 W (Mils)
Package Weight
855.99 (mgs)
Package Cross Section Drawing
Package Carrier
TUBE
Package Carrier Drawing / Orientation
Standard Pack Quantity
44
Minimum Order Quantity (MOQ)
44
Order Increment
44
Estimated Lead Time (days)
56
HTS Code
8542.32.0041
ECCN
なし
ECCN Suball
EAR99

Quality and RoHS

Moisture Sensitivity Level (MSL)
3
Peak Reflow Temp. (°C)
鉛フリー
あり
Lead/Ball Finish
Pure Sn

技術文書

アプリケーション ノート (10)

製品変更通知(PCN)(5)

2020年4月14日
Qualification of Fab 25 as an Additional Wafer Fab Site and Test 25 as an Additional Wafer Sort Site for 3V/5V 1Mb Parallel nvSRAM Products
2017 年 10 月 31 日
Q2, 2012 - Q4, 2013 Horizon Report
2017 年 10 月 30 日
Q1, 2012 - Q2, 2013 Horizon Report
2017 年 10 月 24 日
Qualification of Copper Wire Bonds for select Lead Frame Products at Amko Philippines andn Cypress Philippines and transfer of PDIP and PLCC parts from MMT to Amkor
2017 年 10 月 11 日
Transfer of Assembly Site from Amkor Philippines to UTL Thailand for 32-Lead SOIC Product

Product Information Notice (PIN) (5)

2020 年 6 月 10 日
Manufacturing Label and Packing Configuration Standardization
2020 年 5 月 07 日
Qualification of UTL as an additional finish site for 14-lead DFN and 32-lead SOIC packages
2020年4月14日
Addendum to PIN195102 - Manufacturing Label and Packing Configuration Standardization
2017 年 11 月 06 日
Changes to Cypress Address Labels
2017 年 11 月 06 日
Improvement of Cypress Minnesota Back-End-of-Line Integration for 130nm SONOS Product Families

Verilog (1)

2011 年 3 月 14 日

IBIS (1)

2010 年 8 月 18 日

VHDL (1)

2010年4月19日