ユーザ モジュール データシート: Delta Sigma ADC Datasheet DelSig V 1.50 (CY8C29xxx, CYC8C24x94, CY7C64215, CY8CLED04/16, CY8CLED0xD, CY8CLED0xG, CY8CTST120, CY8CTMG120, CY8CTMA120, CY8C28x45, CY8CPLC20, CY8CLED16P01, CY8C28x43, CY8C28x52)

特性および概要

• 6-bit resolution with 32X oversampling to 14-bit resolution with 256X oversampling
• 符号なしまたは符号付き 2 の補数のフォーマットによるデータ
• 最高サンプリングレートは 65,500 sps（6ビット分解能）、 7812 sps（14ビット分解能）
• Sinc² filter fully implemented in hardware reduces CPU overhead and anti-alias requirements
• 1st-Order or 2nd-Order modulator, user selectable
• 入力範囲は内部及び外部リファレンス オプションによって選択可能
• Optional synchronized PWM Output

The DelSig is an integrating converter, requiring from 32 to 256 integration cycles to generate a single output sample. Changing multiplexed inputs, invalidates the first two samples following the change.