You are here

ADC Successive Approximation Register (ADC_SAR) | Cypress Semiconductor

ADC Successive Approximation Register (ADC_SAR)

最終更新日: 
2016 年 9 月 21 日
バージョン:
3.0

特徴

  • Supports PSoC 5LP family of devices
  • 最大1Mspsで12ビットの分解能
  • 4つの消費電力モード
  • 選択可能な分解能およびサンプル レート
  • シングルエンド入力または差動入力
シンボル図

一般的な説明

The ADC Successive Approximation Register (ADC_SAR) component provides medium-speed (maximum 1-msps sampling), medium-resolution (12 bits maximum), analog-to-digital conversion.

翻訳版のドキュメントは参照用です。設計開発に携わっている場合には、英語版のドキュメントを参照されることをお勧めします。